<?xml version="1.0" encoding="UTF-8"?>
<lom xmlns="http://ltsc.ieee.org/xsd/LOM" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://ltsc.ieee.org/xsd/LOM http://standards.ieee.org/reading/ieee/downloads/LOM/lomv1.0/xsd/lom.xsd">
<general>
<title>
<string language="el">Απεικόνιση Αλγορίθμων Στοχαστικής Προσομοίωσης σε Πολυ-Πύρηνη Αρχιτεκτονική NoC</string>
</title>
<language>gre</language>
<identifier>
<catalog>URI</catalog>
<entry>http://hdl.handle.net/10795/1921</entry>
</identifier>
<subject>
<string language="el">βιοχημεία</string>
<string language="el">προσομοίωση</string>
<string language="el">πληροφορική</string>
<string language="el">εφαρμοσμένη πληροφορική</string>
</subject>
<description>
<string language="el">Σε αυτή τη Τεχνική Αναφορά παρουσιάζουμε τη σχεδίαση ενός πλήρως παραμετροποιημένου πλαισίου λογισμικού προσομοίωσης (simulation framework) που μπορεί εύκολα να προσαρμοστεί και να παράξει παράλληλο λογισμικό τύπου SPMD (single processor multiple data) για στοχαστικές προσομοιώσεις σε ποικιλία υποκείμενων many-core αλλά και multi-core επεξεργαστών. Πρώτος μας στόχος ήταν η υλοποίηση και δοκιμή παράλληλου λογισμικού στην επεξεργαστική μονάδα Single-chip Cloud Computer (SCC) της Intel [13] μια πειραματική CPU με 48 πυρήνες διατεταγμένους σε δίκτυο τύπου πλέγματος (mesh-type Network On Chip). Ο επεξεργαστής SCC παρέχεται από τα Intel Labs στην επιστημονική κοινότητα ως ένα σύστημα για έρευνα και μελέτη της αναμενόμενης συμπεριφοράς του υλικού και του λογισμικού των νέων many-core CPUs τύπου NoC, με δεκάδες πυρήνες. Επιλέξαμε αυτή τη CPU ως πρώτο στόχο για το λογισμικό μας λόγω της μαζικά παράλληλης αρχιτεκτονικής της, που σε αντίθεση με τα FPGAs και τα GPUs, μπορεί να αξιοποιηθεί χρησιμοποιώντας ευρέως καθιερωμένα μοντέλα και τεχνικές παράλληλου προγραμματισμού. Χρησιμοποιήσαμε το πλαίσιο που αναπτύξαμε για να παραλληλοποιήσουμε τους δημοφιλείς αλγόριθμους FRM-SSA και NRM-SSA έτσι ώστε να μπορεί να εκτελεστεί αποδοτικά στην Intel SCC CPU. Αποδείξαμε ότι σημαντική επιτάχυνση (speedup) μπορεί να επιτευχθεί με αποδοτική χρήση των πολλαπλών πυρήνων που διαθέτει αυτός ο many-cores επεξεργαστής. Aπ'όσο είμαστε σε θέση να γνωρίζουμε, αυτή είναι η πρώτη παράλληλη υλοποίηση SSA αλγορίθμων για επεξεργαστές αρχιτεκτονικής NoC many-cores στη βιβλιογραφία. Η επεκτασιμότητα που παρέχει η αύξηση των πυρήνων μπορεί να καταστήσει τη λύση του παράλληλου λογισμικού ανταγωνιστική σε σχέση με τις λιγότερο ευέλικτες υλοποιήσεις υλικού ειδικού σκοπού, με βάση τα FPGAs και τα GPUs. Επιπλέον, το λογισμικό μας μπορεί εύκολα να επεκταθεί και να συμπεριλάβει και άλλους αλγόριθμους SSA αλλά και να στοχεύσει και σε άλλες αρχιτεκτονικές, όπως π.χ. οι πολυπήρινοι επεξεργαστές κοινόχρηστης μνήμης (shared memory multi-core CPUs), όπως π.χ. ο δημοφιλής Intel core i7 κ. α.</string>
</description>
<description>
<string language="el">36 pp.</string>
</description>
</general>
<lifecCycle>
<contribute>
<source>LOMv1.0</source>
<value>Scientific Coordinator</value>
<entity><![CDATA[BEGIN:VCARD
FN: Μανωλάκος, Ηλίας
N: Μανωλάκος, Ηλίας
"VERSION:3.0"
END:VCARD]]></entity>
</contribute>
<contribute>
<source>LOMv1.0</source>
<value>Project Deliverable Number</value>
<entity>Π 2.1</entity>
</contribute>
<contribute>
<source>LOMv1.0</source>
<value>Project Final Beneficiary</value>
<entity><![CDATA[BEGIN:VCARD
FN: Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
N: Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
"VERSION:3.0"
END:VCARD]]></entity>
</contribute>
<contribute>
<source>LOMv1.0</source>
<value>Project Executing Organisation</value>
<entity><![CDATA[BEGIN:VCARD
FN: Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
N: Εθνικό και Καποδιστριακό Πανεπιστήμιο Αθηνών
"VERSION:3.0"
END:VCARD]]></entity>
</contribute>
<date>
<dateStamp>2015-02-28</dateStamp>
</date>
</lifecCycle>
<educational>
<learningResourceType>
<source>Digital Library of the Operational Programme "Education and Lifelong Learning" abstract types</source>
<value>Text</value>
</learningResourceType>
</educational><classification><keyword>
<string language="el">Υπηρεσία ιστού</string>
</keyword>
<keyword>
<string language="el">Βιολογία Συστημάτων</string>
</keyword>
<keyword>
<string language="el">Βιομοντέλα</string>
</keyword>
<keyword>
<string language="el">Βιολογικά δίκτυα</string>
</keyword>
<keyword>
<string language="el">Στοχαστική προσομοίωση</string>
</keyword>
<keyword>
<string language="el">Συστήματα σε ψηφίδα</string>
</keyword>
<keyword>
<string language="el">System on Chip – SoC</string>
</keyword>
<keyword>
<string language="el">Συστημική βιολογία</string>
</keyword>
<keyword>
<string language="el">Συσκευές FPGA</string>
</keyword>
<keyword>
<string language="el">Πολυπύρηνος επεξεργαστής</string>
</keyword>
</classification>
<technical>
</technical>
<technical>
<size>40227077</size>
<format>application/pdf</format>
<location>http://repository.edulll.gr/edulll/bitstream/10795/1921/2/1921_StochSoCs_3828_P21-Apeikonish_algorithmwn_stoxastikhs_.pdf</location>
</technical>
<annotation></annotation><metaMetadata><identifier>
<catalog>URI</catalog>
<entry>http://hdl.handle.net/10795/1921</entry>
</identifier>
<contribute>
<entity><![CDATA[BEGIN:VCARD
FN:National Documentation Centre - National Hellenic Research Foundation
N:National Documentation Centre - National Hellenic Research Foundation
"VERSION:3.0"
END:VCARD]]></entity>
<role><source>LOMv1.0</source><value>creator</value></role>
<date><dateTime>2016-02-15T15:05:40Z</dateTime></date>
</contribute>
<contribute>
<entity><![CDATA[BEGIN:VCARD
FN:National Documentation Centre - National Hellenic Research Foundation
N:National Documentation Centre - National Hellenic Research Foundation
"VERSION:3.0"
END:VCARD]]></entity>
<role><source>LOMv1.0</source><value>validator</value></role>
<date><dateTime>2016-02-15T15:05:40Z</dateTime></date>
</contribute>
<metadataSchema>LOMv1.0</metadataSchema>
<language>gre</language>
</metaMetadata>
<rights>
<cost>no</cost>
<copyright>no</copyright>
<description>Copyright EYD-EPEDBM (Operational Programme "Education and Lifelong Learning")</description>
</rights>
</lom>